대덕전자가 AI 반도체 시대를 맞아 패키지 기판 기술이 대형화·고속화·고전력화 중심으로 재편되고 있다고 진단한다. 고영주 대덕전자 연구소장은 6월 17일 서울 양재동 엘타워에서 열린 '테크데이, 판이 바뀐다' 컨퍼런스에서 'AI 반도체 시대의 핵심 기판 기술'을 발표한다. 이 글은 대덕전자 AI반도체 기판 혁신의 핵심 수치가 얼마인지, 무엇과 비교되는지를 데이터 중심으로 정리한다.
핵심 수치: 기판 혁신을 가리키는 숫자
발표에서 제시된 통계와 수치는 다음과 같다.
- 목표 연도: 2028년 / AI 데이터센터용 FC-BGA 기판 확대 시점
- 층수: 30층 / 다층 구조로의 확대 목표
- 면적: 240×237㎜급 / 대형 제품 규격
- 전력: 3600W급 / AI 가속기 전력 소모 수준
- 핵심 기술 트렌드: 7가지 / 원재료 혁신, 폼팩터 대형화, 회로 미세화, 고속 신호 전송, 전력 공급 최적화, 휨·평탄도 관리, 칩 간 연결
FC-BGA(플립칩-볼그리드어레이): 칩을 뒤집어 범프로 직접 접합한 뒤 기판 하단의 볼 단자로 메인보드와 연결하는 고집적 패키지 기판.
항목별 비교: 무엇이 어떻게 바뀌는가
공급 구조와 사양을 비교하면 변화의 방향이 드러난다.
- 공급 구조 비교: 과거에는 개별 반도체 칩 공급이 중심이다. 최근에는 칩을 패키지화해 공급하는 구조가 중요해지고 있다.
- 적용처 비교: 기존 클라우드·네트워크 중심에서 자동차·우주항공 등 다양한 산업으로 확대되고 있다.
- 사양 비교: 전력이 3600W급으로 높아지고 칩과 메모리 간 데이터 이동량이 커지면서, 기판은 더 큰 면적·다층 구조·고속 신호 처리 능력을 갖춰야 한다.
- 폼팩터 비교: 고성능 칩과 광학 부품을 한 기판에 수용하는 수요가 늘면서 기판은 더 크고 두꺼워지고 있다.
숫자가 말해주는 의미
세 가지 수치가 한 방향을 가리킨다. 3600W급 전력은 전력 공급 효율, 즉 전기가 흐르는 통로의 밀도를 높이는 기술을 요구한다. 30층·240×237㎜급 대형화는 휨과 평탄도 관리 부담을 키우며, 설계 단계부터 시뮬레이션으로 최적화하는 과정을 필수로 만든다. 칩렛 구조 확산에 따라 칩 사이를 잇는 '브릿지'를 기판 내부에 심거나 공동 위에 배치해 통로를 짧고 정밀하게 만드는 기술도 부상하고 있다.
실무 관점의 팁으로, 기판 사양을 검토할 때는 단일 수치가 아니라 전력(W)·면적(㎜)·층수를 묶어 함께 본다. 세 값이 동시에 커질 때 휨·평탄도 리스크가 비선형으로 증가하므로, 설계 초기 시뮬레이션 항목에 평탄도를 반드시 포함하는 것이 효과적이다.
결론
대덕전자 AI반도체 기판 혁신의 핵심은 2028년 30층·240×237㎜급·3600W급이라는 세 수치로 요약된다. 고영주 연구소장은 "AI 생태계의 근간으로서 기판의 중요성은 더욱 커질 것"이라며 핵심 조력자 역할 강화를 강조한다.
독자가 바로 실행할 다음 단계는 다음과 같다.
- 수치 추적: 2028년 로드맵 대비 층수·면적·전력 지표의 연도별 진척을 분기마다 점검한다.
- 사양 정렬: 자사 패키지 설계 기준을 7가지 기술 트렌드와 대조해 부족 항목을 우선순위화한다.
- 리스크 관리: 대형화에 따른 휨·평탄도 항목을 설계 초기 시뮬레이션 체크리스트에 추가한다.