현황: 0.7nm 반도체는 아직 개발 단계다
0.7nm 두께 단층 2차원 반도체 언제 나올까라는 질문에 대해 현재 확인되는 답은 상용 출시일이 정해지지 않았다는 것이다. 16일 공개된 KAIST 국제 공동연구는 단층 2차원 반도체 자체의 완제품 출시보다, 전기를 안정적으로 공급하는 접촉 기술에 초점을 둔다.
연구팀은 이셀레늄화주석(SnSe₂)을 활용한 범용 반데르발스 터널링 주입기를 개발한다. 반데르발스 접촉은 강한 화학결합 대신 약한 원자 간 인력으로 소재를 맞닿게 하는 방식이다. 원자 수준으로 얇은 채널의 손상을 줄이고 매끄러운 계면을 형성하는 데 의미가 있다.
실험 결과도 분명하다.
- p형 이셀레늄화텅스텐(WSe₂) 트랜지스터: 기존 니켈 전극 대비 최대 구동 전류가 1,000배 이상 증가한다.
- n형 이황화몰리브덴(MoS₂) 트랜지스터: 온·오프 전류비가 10억 이상을 기록한다.
- n형과 p형 트랜지스터를 결합한 CMOS 인버터: 반복적인 전기 신호에도 안정적으로 작동한다.
이는 0.7nm 단층 소자의 핵심 난제 중 하나인 전극과 채널 사이의 전하 주입 문제를 완화할 가능성을 보여준다.
원인: 채널보다 접촉부가 상용화의 병목이다
단층 2차원 반도체는 게이트가 채널 전체를 효과적으로 제어할 수 있어 저전력·고집적 소자의 후보로 주목받는다. 그러나 금속을 직접 증착하면 단층 결정이 손상되거나 계면이 불균일해질 수 있다. 금속과 반도체 사이의 에너지 장벽도 전류를 제한한다.
특히 p형과 n형 반도체는 필요한 에너지 정렬이 달라 서로 다른 금속과 접촉 공정이 요구된다. 연구팀은 SnSe₂가 연결되는 반도체에 따라 전자와 정공이 이동하기 쉬운 경로를 다르게 만든다는 점에 주목한다.
WSe₂에서는 밴드 간 터널링이 일어나고, MoS₂에서는 전기장이 장벽을 얇게 만들어 전자 터널링을 유도한다. 따라서 이번 성과는 단일 소재의 성능 개선보다, 서로 다른 극성의 소자를 하나의 회로로 연결하는 공정 가능성을 확인했다는 데 시사점이 있다.
전망: 출시일보다 공정 완성 여부를 먼저 봐야 한다
현재 뉴스에는 0.7nm 두께 단층 2차원 반도체의 양산 시점이나 제품 출시 연도가 제시되지 않는다. 따라서 특정 연도에 상용화된다고 단정하기 어렵다. 이번 연구는 CMOS 인버터 작동까지 확인하지만, 이것이 곧 대규모 제조와 제품 공급을 의미하지는 않는다.
시장·경제 흐름에서 이 이슈는 매출이 발생하는 상용 제품 단계보다 차세대 반도체 공정의 원천기술 검증 단계에 위치한다. 금리, 환율, 정책, 산업 사이클이 연구 결과 자체를 바꾼다는 근거도 뉴스에 없다. 다만 실제 산업 적용을 판단할 때는 다음 항목을 확인할 필요가 있다.
- SnSe₂ 접촉 구조의 대면적 제조 가능성
- p형·n형 소자를 동시에 구현하는 공정 호환성
- 반복 동작 안정성에서 양산 신뢰성으로 이어지는지 여부
- 개별 트랜지스터 성능이 집적 회로 성능으로 확장되는지 여부
결론
0.7nm 두께 단층 2차원 반도체는 전극과 채널 사이의 접촉 문제를 해결하는 기술이 진전되면서 개발 목표에 가까워지고 있다. 그러나 현재 공개된 사실만으로는 출시일을 특정할 수 없다. 실무적으로는 ‘언제 나오나’보다 SnSe₂ 기반 접촉 기술의 대면적 공정과 CMOS 집적 확장 여부를 다음 판단 기준으로 삼는 것이 합리적이다.
- 후속 연구에서 양산 공정 관련 결과가 나오는지 확인한다.
- WSe₂와 MoS₂를 결합한 회로 성능이 확대되는지 살핀다.
- 출시 연도 전망은 제품·공정 검증 자료가 공개된 뒤 판단한다.
#단층2차원반도체 #0점7nm #반도체공정 #반데르발스 #CMOS 인버터